筆試題（觸發(fā)器）

61、BLOCKING NONBLOCKING 賦值的區(qū)別。（南山之橋）
62、寫(xiě)異步D觸發(fā)器的`verilog module。（揚(yáng)智電子筆試）
module dff8(clk , reset, d, q);
input        clk;
input        reset;
input  [7:0] d;
output [7:0] q;
reg   [7:0] q;
always @ (posedge clk or posedge reset)
   if(reset)
     q <= 0;
   else
     q <= d;
endmodule
63、用D觸發(fā)器實(shí)現(xiàn)2倍分頻的Verilog描述？ （漢王筆試）
module divide2( clk , clk_o, reset);
   input     clk , reset;
   output   clk_o;
   wire in;
reg out ;
   always @ ( posedge clk or posedge reset)
     if ( reset)
       out <= 0;
         else
           out <= in;
       assign in = ~out;
       assign clk_o = out;
     endmodule
64、可編程邏輯器件在現(xiàn)代電子設(shè)計(jì)中越來(lái)越重要，請(qǐng)問(wèn)：a) 你所知道的可編程邏輯器
件有哪些？ b) 試用VHDL或VERILOG、ABLE描述8位D觸發(fā)器邏輯。（漢王筆試）
PAL，PLD，CPLD，F(xiàn)PGA。
module dff8(clk , reset, d, q);
input        clk;
input        reset;
input   d;
output  q;
reg q;
always @ (posedge clk or posedge reset)
   if(reset)
     q <= 0;
   else
     q <= d;
endmodule

【筆試題（觸發(fā)器）】相關(guān)文章：

360筆試題目10-20

華為2017筆試題08-16

華為2017筆試試題08-10

桂林銀行筆試題筆經(jīng)10-21

Oracle觸發(fā)器創(chuàng)建及其功能10-12

QMS2007筆試審核知識(shí)模擬試題11-02

眼線(xiàn)筆類(lèi)型-如何挑選眼線(xiàn)筆11-09

馬克筆有哪些分類(lèi)-馬克筆的分類(lèi)11-03

唇線(xiàn)筆怎么用10-11

美甲筆如何保養(yǎng)10-07