有限狀態(tài)機的VHDL優(yōu)化設計

全部作者： 洪國璽 董輝 第1作者單位： 大連海事大學信息工程學院 論文摘要： 在數(shù)字邏輯設計中，會經(jīng)常遇到設計狀態(tài)機的問題。本文討論了設計狀態(tài)機應注意的事項，比較不同結構方式狀態(tài)機的優(yōu)缺點，給出了消除毛刺和優(yōu)化設計的有效途徑。 關鍵詞： 有限狀態(tài)機 VHDL 描述方式 毛刺 (瀏覽全文) 發(fā)表日期： 2007年10月17日 同行評議：

本文的特點正像作者在摘要所敘述的，是討論了設計狀態(tài)機應注意的事項，比較不同結構方式狀態(tài)機的優(yōu)缺點，給出了消除毛刺和優(yōu)化設計的有效途徑。
作為科技學術論文，僅以討論與比較來作為研究的內(nèi)容，其研究水平太1般和普通，對讀者的參考作用太有限。建議繼續(xù)深入研究，以提高所作研究的學術價值。

綜合評價： 修改稿： 注：同行評議是由特聘的同行專家給出的評審意見，綜合評價是綜合專家對論文各要素的評議得出的數(shù)值，以1至5顆星顯示。

【有限狀態(tài)機的VHDL優(yōu)化設計】相關文章：

基于VHDL的DDS的設計與分析03-07

VHDL在高速圖像采集系統(tǒng)中的應用設計03-18

用STATECAD快速設計有限狀態(tài)機03-18

基于VHDL的I2C總線控制核設計03-18

簡易通用型PCI接口的VHDL-CPLD設計03-18

一種用VHDL設計嵌入式Web Server的方案03-18

自動售貨機VHDL程序11-22

提高建筑給排水設計節(jié)能優(yōu)化03-14

談減速器設計的優(yōu)化03-18