高速VITERBI譯碼器的研究與設計

全部作者： 李選中 李慶 何文浩 第1作者單位： 武漢理工大學信息工程學院 論文摘要： 設計了1個高速(2,1,6)Viterbi譯碼器，通過采用并行基-4結構和比特級進位保存算法（Carry-Save Arithmetic），改進了Viterbi算法中加-比-選單元(Add-Compare-Select Unit)的結構，消除傳統行波進位加法(Ripple-Carry Adder)結構中的進位鏈，縮減了Viterbi譯碼器的關鍵路徑，極大的降低了譯碼時延，從而提高譯碼速度，譯碼速度可達到200Mb/s，可用在高速數字通信的不同應用場合中。 關鍵詞： Viterbi譯碼器；進位保存算法；加-比-選；高速 (瀏覽全文) 發表日期： 2008年03月20日 同行評議：

修改1下文章格式。若干語句不通順。

綜合評價： 修改稿： 注：同行評議是由特聘的同行專家給出的評審意見，綜合評價是綜合專家對論文各要素的評議得出的數值，以1至5顆星顯示。

【高速VITERBI譯碼器的研究與設計】相關文章：

高速Viterbi譯碼器的優化和實現03-19

高速公路滑坡治理問題的研究03-18

高速公路設計開題報告12-06

高速PCI總線接口模塊設計03-08

關于高速公路OD矩陣推算的研究03-07

橡膠瀝青混合料配合比設計與施工技術在高速公路的應用研究03-21

高速公路景觀設計探析03-06

對高速公路安全管理體系的若干研究03-22

高速公路拓寬路基施工工藝研究12-01